Микросхема электрически стираемого и перепрограммируемого постоянного запоминающего устройства Flash-типа 1636РР1АУ, К1636РР1АУИ, К1636РР1АУК, 1636РР1БУ, К1636РР1БУИ, К1636РР1БУК, 1636РР1Н4, К1636РР1Н4



XX – год выпуска
YY – неделя выпуска

Тип корпуса:

– 42-х выводной металлокерамический корпус Н14.42-1В;

– микросхемы 1636РР1Н4 и К1636РР1Н4 поставляются в бескорпусном исполнении

Основные характеристики микросхемы:

- Емкость ЭСППЗУ 4 Мбит (512К х 8);
- Наличие последовательного и параллельного интерфейса;
- Диапазон напряжения питания: 3,0–3,6 В;
- Совместимость по входам с 5В («5 В толерантность»);
- Технологический процесс 0,25 мкм;
- Время доступа по чтению 60 нс;
- Потребление в режиме хранения не более 1 мА;
- Потребление в режиме чтения не более 40 мА;
- Восемь секторов по 64 Кбайт;
- Возможность стирания любой комбинации секторов и всей памяти;
- Функция защиты сектора от стирания и записи: аппаратная проверка сектора для предотвращения стирания и записи;
- Уменьшение времени программирования при повторяющихся программных командных последовательностях (режим bypass);
- Аппаратный алгоритм автоматического стирания и верификации всей памяти или желаемого количества секторов;
- Аппаратный алгоритм автоматической верификации и записи данных по указанному адресу;
- Гарантированное количество циклов стирания 100 000
- Время сохранения данных 13 лет при температуре 125 °С;
- Программный метод детектирования окончания циклов стирания и записи;
- Поддержка чтения и записи данных при незавершённом стирании сектора;
- Встроенная схема формирования высоковольтного напряжения программирования и стирания;
- Встроенная схема сброса при включении питания;
- Фильтрация импульсных помех по выводам /CE, /WE, /OE;
- Рабочий диапазон температур:

Обозначение	Диапазон
1636РР1А(Б)У	минус 60 – 125 °С
К1636РР1А(Б)УИ	минус 45 – 125 °С
К1636РР1А(Б)УК	0 – 70 °С

Описание выводов микросхемы

Таблица 1

Вывод корпуса	Контактная площадка кристалла	Условное обозначение	Функциональное назначение выводов
1	1	A18	Вход сигнала адреса
2	2	A16	Вход сигнала адреса
3	3	A15	Вход сигнала адреса
4	4	A12	Вход сигнала адреса
5	6	TDI	Вход/выход последовательных данных
6	8	A7	Вход сигнала адреса
7	9	A6	Вход сигнала адреса
8	10	A5	Вход сигнала адреса
9	11	A4	Вход сигнала адреса
10	12	A3	Вход сигнала адреса
11	14	A2	Вход сигнала адреса
12	15	A1	Вход сигнала адреса
13	16	A0	Вход сигнала адреса
14	17	D0	Вход/выход сигнала данных
15	18	OE_HV	Вход режима установки/снятия защиты от записи и стирания
16	19	A9_HV	Вход режима установки/снятия защиты от записи и стирания
17	–	NC	Не используются
18	20	D1	Вход/выход сигнала данных
19	21	D2	Вход/выход сигнала данных
20	–	NC	Не используется
21	23	GND	Общий
22	24	D3	Вход/выход сигнала данных
23	26	D4	Вход/выход сигнала данных
24	27	D5	Вход/выход сигнала данных
25	28	D6	Вход/выход сигнала данных
26	–	NC	Не используется
27	–	NC	Не используется
28	34	D7	Вход/выход сигнала данных
29	35	nCE	Вход сигнала разрешения выборки (активный низкий уровень)
30	36	A10	Вход сигнала адреса
31	37	nOE	Вход сигнала разрешения чтения (активный низкий уровень)
32	38	TCK	Вход синхросигнала
33	39	A11	Вход сигнала адреса
34	43	A9	Вход сигнала адреса
35	44	A8	Вход сигнала адреса
36	45	A13	Вход сигнала адреса
37	46	A14	Вход сигнала адреса
38	48	STROBE	Вход сигнала инициирования обмена
39	49	MRST	Вход сигнала сброса (активный уровень, низкий уровень)

Вывод корпуса	**Контактная площадка кристалла**	**Условное обозна-чение**	**Функциональное назначение выводов**
40	51	A17	Вход сигнала адреса
41	52	nWE	Вход сигнала разрешения записи (активный низкий уровень)
42	53	U_{CC}	Вывод питания 3,3 В

Примечание

Контактные площадки кристалла 5, 7, 13, 22, 25, 29, 30, 31, 32, 33, 40, 41, 42, 47, 50 – не используются.

Структурная блок-схема микросхемы



Рис.1 Структурная блок–схема

Примечание

Все элементы схемы имеют электрическую связь с соответствующими контактными площадками.

Описание функционирования микросхемы

Поддерживаемые операции на шине устройства

В разделе описываются необходимые условия и операции, поддерживаемые устройством, которые инициируются через внутренний командный регистр. Командный регистр не занимает адресное пространство памяти. Командный регистр состоит из триггеров, которые хранят информацию, поступающую с шин адреса и данных, необходимую для выполнения команд. Содержимое регистра используется внутренней машиной состояний. Машина состояний формирует операции для устройства. В таблице 2 показаны операции на шине устройства, требуемые входные и выходные уровни сигналов. Следующие подразделы описывают подробно все эти операции.

Таблица истинности микросхемы. Операции на шине устройства.

Таблица 2

Операция	nCE	nOE	nWE	Адрес	D0-D7	OE_HV, A9_HV
Чтения	L	L	H	входной адрес	выходные данные	L
Записи	L	H	L	входной адрес	входные данные	L
Пониженного электропотребления	H	X	X	X	Z	L
Неактивное состояние	L	H	H	X	Z	L
Сброс	X	X	X	X	Z	L
Защита сектора	L	H	L	Адрес сектора, A6=L, A1=H, A0=L	входные/ выходные данные	H
Снятие защиты сектора	L	H	L	Адрес сектора, A6=H, A1=H, A0=L	входные/ выходные данные	H

Примечание

L - логический ноль U_{IL}, H - логическая единица U_{IH}, X - U_{IL} или U_{IH}.

Требования, предъявляемые при чтении данных

Для чтения данных с выходов, система должна подать на выводы nCE и nOE логический уровень U_{IL}. Вывод nCE регулирует мощность и выбирает устройство. Вывод nOE осуществляет управление вводом–выводом массива данных на контактные площадки. Вывод nWE должен оставаться в состоянии U_{IH}.

Внутренняя машина состояний переходит в состояние чтения данных при включении питания или аппаратном сбросе. Это гарантирует, что случайное изменение содержимого памяти не произойдёт при переходных процессах питания. Никаких команд в этом режиме не нужно, чтобы получить данные. Цикл чтения аналогичен стандартному микропроцессорному циклу, во время которого адрес выставляется на входы адреса, а данные выдаются на выходы данных. Устройство остается доступным для чтения, пока содержимое командного регистра не изменится.

Для дополнительной информации смотрите п.п. «Чтение массива данных».

Команды записи и командные последовательности

Для записи команд или командных последовательностей (которые включают программирование данных в устройство и стирание секторов памяти), система должна подать на выводы nCE и nWE логический уровень U_{IL}. Вывод nOE должен оставаться в состоянии U_{IH}.

Режим устройства «Unlock Bypass» (разблокирование обходного регистра) позволяет ускорить программирование. В этом режиме только два цикла требуются для программирования байта вместо четырёх. В п.п. «Командная последовательность программирования байта» подробно описываются два режима записи: стандартный и «Unlock Bypass».

С помощью операции стирания можно стереть один сектор, несколько секторов или всю память. В таблице 3 представлено адресное пространство для каждого сектора. «Адрес сектора» состоит из адресных бит, позволяющих выбрать один из секторов. В п.п. «Описание команд» подробно описывается стирание сектора и всей памяти, а также режимы «Suspend/Resume» (Приостановка/возобновление) при выполнении операции стирания.

После записи системой командной последовательности «Autoselect», (автоматический выбор) устройство входит в режим «Autoselect». Система может прочитать «Autoselect»-коды из внутреннего регистра на выходах D0-D7. Для этого применяются стандартные циклы чтения.

Адресное пространство секторов

Таблица 3

Сектор	A18	A17	A16	Диапазон адресов (в шестнадцатеричной системе счисления)
SA0	0	0	0	00000h-0FFFFh
SA1	0	0	1	10000h-1FFFFh
SA2	0	1	0	20000h-2FFFFh
SA3	0	1	1	30000h-3FFFFh
SA4	1	0	0	40000h-4FFFFh
SA5	1	0	1	50000h-5FFFFh
SA6	1	1	0	60000h-6FFFFh
SA7	1	1	1	70000h-7FFFFh

Режим пониженного электропотребления

Если система не осуществляет операций чтения или записи в устройство, то устройство может находиться в режиме хранения. В этом режиме ток потребления значительно понижается, и выходы переводятся в высокоимпедансное состояние независимо от состояния входа nOE. Для входа в режим хранения на вывод nCE необходимо подать напряжение $U_{CC}\pm$ 0,3 В (это более ограниченный диапазон, чем U_{IH}). Если $U_{nCE}=U_{IH}$, но не в пределах $U_{CC}\pm$ 0,3 В, то устройство войдёт в режим хранения, но ток потребления будет больше. Для перехода из режима хранения в режим чтения требуется стандартное время доступа ($t_{A(nCE)}$).

Если устройство не выбрано во время операций стирания или программирования, то устройство находится в режиме активного потребления, пока не закончится операция.

Режим «Autoselect»

Текущий режим предоставляет идентификаторы производителя и устройства, а также обеспечивает верификацию защищённости секторов с помощью идентификационных кодов выдаваемых по шине D0-D7. Этот режим первоначально предназначался для программного оборудования, чтобы автоматически выбрать соответствующий алгоритм программирования для устройства. Однако эти идентификаторы могут быть также получены через командный регистр.

Когда используется программное оборудование, режим «Autoselect» требует наличия напряжения U_{IH} на входе A9_HV. Адресные входы A6, A1, A0 должны быть в соответствии с таблицей 4, когда происходит верификация защищённости секторов. Адрес сектора должен выставляться на старших битах адреса в соответствии с таблицей 3. Таблица 4 показывает состояние остальных адресных бит, которые не имеют значения. Когда все необходимые биты выставлены, как требуется, программное оборудование может считать идентификационный код с выходов D0-D7.

Система может послать команду «autoselect» через командный регистр, как показано в таблице 5. Этот метод не требует напряжения U_{IH} на входе A9_HV. В п.п. «Описание команд» подробно рассматривается этот метод.

«Autoselect»-коды

Таблица 4

Описание	**nCE**	**nOE**	**nWE**	**A18 по A16**	**A15 по A7**	**OE_HV**	**A9_HV**	**A6**	**A5 по A2**	**A1**	**A0**	**D7 по D0**
ID Производителя:	L	L	H	X	X	L	H	L	X	L	L	01h
ID Устройства:	L	L	H	X	X	L	H	L	X	L	H	4Fh
Верификация защищённости сектора	L	L	H	SA	X	L	H	L	X	H	L	01h защищён 00h не защищён

Защита и снятие защиты с сектора

Аппаратная защита сектора блокирует операции программирования и стирания для любого сектора. Аппаратное снятие защиты сектора разрешает операции программирования и стирания для ранее защищённого сектора.

Метод защиты и снятия защиты с сектора предназначен только для программного оборудования требующего напряжение U_{IH} на выводах A9_HV и OE_HV.

Устройство поставляется с незащищёнными секторами. Но по желанию пользователя данные в устройство могут быть запрограммированы и установлены в защищённое состояние.

Определение команд на шине устройства

Таблица 5

Командные последователь-ности		Циклы	Циклы на шине											
			Первый		Второй		Третий		Четвёр-тый		Пятый		Шестой	
			Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data
Read		1	RA	RD										
Reset		1	XXX	F0										
Autoselect	ID Производителя	4	555	AA	2AA	55	555	90	X00	01				
	ID Устройства	4	555	AA	2AA	55	555	90	X01	4Fh				
	Верификация защищённости сектора	4	555	AA	2AA	55	555	90	(SA) X02	00 01				
Program		4	555	AA	2AA	55	555	A0	PA	PD				
Unlock Bypass		3	555	AA	2AA	55	555	20						
Unlock Bypass Program		2	PA	A0	PA	PD								
Unlock Bypass Reset		2	XXX	90	XXX	00								
Chip Erase		6	555	AA	2AA	55	555	80	555	AA	2AA	55	555	10
Sector Erase		6	555	AA	2AA	55	555	80	555	AA	2AA	55	SA	30
Erase Suspend		1	XXX	B0										
Erase Resume		1	XXX	30										

Примечание:

X- значение U_{IL} или U_{IH};

RA - адрес читаемой ячейки памяти;

RD - данные читаемые по адресу RA во время операции чтения;

PA - адрес программируемой ячейки памяти (адрес защелкивается по положительному фронту nWE или nCE, какой случиться раньше);

PD - данные, программируемые в ячейку памяти PA (данные защелкиваются по положительному фронту nWE или nCE, какой случится раньше);

SA - адрес сектора, который верифицируется (в режиме Autoselect) или стирается. С помощью адресных битов A18-A16 выбирается сектор.

1. Описание операций на шине устройства приведено в таблице 2.

2. Все значения приведены в шестнадцатеричном виде.

3. Во всех командных циклах операции записи, за исключением операции чтения массива данных или данных «Autoselect».

4. Адресные биты A18-A12 не имеют значения для командных и «unlock»-циклов.

5. Во время операции чтения командные и «unlock» циклы не требуются.

6. Команда «reset» требуется для возврата в режим чтения массива данных, если устройство в режиме «Autoselect» или статусный бит D5 установлен в логическую «единицу» (пока устройство выдаёт данные статуса).

7. Четвёртый цикл командной последовательности «Autoselect» - цикл чтения.

8. При верификации защищённости сектора читаются данные 00h для незащищённого сектора, 01h для защищённого сектора.

9. Команду «unlock bypass» требуется выполнить перед командной «unlock bypass program».

10. Требуется команда «unlock bypass reset» для возврата в режим чтения массива данных, если устройство находилось в режиме «Unlock Bypass».

11. Система может выполнять операции записи и чтения в нестираемом секторе в режиме «Erase Suspend».

12. Команда «erase suspend» правомерна только во время стирания сектора.

13. Команда «erase resume» правомерна только в режиме «Erase Suspend».

Аппаратная защита данных

Командные последовательности программирования или стирания включают в себя циклы разблокировки для защиты данных от ошибочной записи. В дополнении к этому нижеописанные методы аппаратной защиты предотвращают случайную запись или стирание, которые могут быть причиной переходных процессов при подаче и снятии питания, а также шумов системы.

В схему включена схема сброса при включении питания (power-on reset), которая обеспечивает блокирование внутренних схем программирования и стирания, а также командного регистра после подачи напряжения U_{CC} на время 150 мкс.

На входах nCE, nOE, nWE установлены фильтры импульсных помех длительностью менее 5 нс для предотвращения случайных циклов записи.

Если $U_{nWE} = U_{nCE} = U_{IL}$ и $U_{nOE} = U_{IH}$ при включении питания, устройство не воспримет команду по положительному фронту nWE. Внутренняя машина состояний автоматически переходит в режим чтения данных при включении питания.

Описание команд

Запись специфичных данных по определённым адресам или командных последовательностей в командный регистр инициирует операции устройства. В таблице 5 определены доступные командные последовательности. Запись некорректного адреса и данных или их запись в неправильной последовательности может перевести устройство в неизвестное состояние. Требуется команда сброса, чтобы вернуть устройство в состояние чтения массива данных.

Все адреса и данные защелкиваются по положительному фронту nWE или nCE, какое из событий произойдёт раньше. Соответствующие временные диаграммы представлены на Рис.11 – 17.

Чтение массива данных

Устройство автоматически устанавливается в режим чтения данных после включения питания. Никакие команды не требуются, чтобы получить данные. Устройство также готово к чтению массива данных после завершения алгоритма программирования или стирания.

После того, как устройство получает команду «erase suspend», устройство входит в режим «Erase Suspend» (приостановки стирания). В этом режиме система может читать массив данных, используя стандартные временные диаграммы чтения, за исключением чтения адресов в пределах стираемого сектора. Так как в этом случае устройство выдаёт данные статуса. После завершения операции программирования в режиме «Erase Suspend» система может снова прочитать данные. Для получения более подробной информации об этом режиме смотрите раздел «Команды «suspend/erase resume».

Система должна выдать команду сброса для переинициализации устройства в режим чтения массива данных, если статусный бит D5 установлен в «единицу», или если устройство находится в режиме «Autoselect». Описание команды «reset» представлено в следующей секции.

Для получения дополнительной информации смотрите подраздел «Требования, предъявляемые при чтении данных» раздела «Поддерживаемые операции на шине устройства».

Команда сброса «reset»

Запись команды «reset» в устройство переводит его в режим чтения массива данных. Адресные биты не имеют значения для этой команды.

Команда «reset» может быть записана между циклами командной последовательности стирания прежде, чем начнется стирание. Это сбросит устройство в режим чтения данных. Если стирание началось, то устройство игнорирует команду сброса, пока не закончится операция.

Команда «reset» может быть записана между циклами командной последовательности программирования, прежде чем начнется программирование. Это сбросит устройство в режим чтения данных (это применимо и в режиме «Erase Suspend»). Если программирование началось, то устройство игнорирует команду сброса, пока не закончится операция.

Команда «reset» может быть записана между циклами командной последовательности «Autoselect». Для возврата из режима «Autoselect» в режим чтения массива данных необходимо записать команду «reset».

Если статусный бит D5 установился в «единицу» во время операции программирования или стирания, то записью команды «reset»устройство возвращается в режим чтения массива данных (это также применимо и в режиме «Erase Suspend»).

Команда режима «Autoselect»

Командная последовательность режима «Autoselect» позволяет хост-системе определить производителя устройства и его код, а также получить информацию о защищённых секторах. В таблице 5 приведены необходимые циклы для входа в этот режим. Этот метод альтернативный методу, приведённому в таблице 4 который предназначен для PROM программаторов и требует напряжения U_{IH} на выводе A9_HV.

Командная последовательность «Autoselect» состоит из двух циклов разблокирования и непосредственно команды «autoselect». После этого устройство входит в режим «Autoselect» и система может читать любой адрес в любое время без инициализации других командных последовательностей. Цикл чтения по адресу 00h возвращает код производителя. Цикл чтения по адресу 01h возвращает код устройства. Цикл чтения, содержащий адрес сектора (SA) и адрес 02h, возвращает 01h, если сектор защищён, или 00h если не защищён. Для определения необходимого адреса сектора смотрите таблицу 3.

Система может записать команду «reset» и выйти из режима «Autoselect» в режим чтения массива данных.

Командная последовательность программирования байта

Командная последовательность программирования байта программирует один байт в устройство. Операция программирования инициируется четырьмя циклами на шине устройства. Программная последовательность состоит из двух циклов разблокирования, команды «setup», адреса и программируемых данных,

запись которых инициирует внутренний алгоритм программирования. Дальнейший контроль времени программирования производить не требуется, так как это осуществляется логикой микросхемы. Микросхема автоматически обеспечивает внутреннюю генерацию программных импульсов. В таблице 5 приведены необходимые циклы для входа в этот режим. Алгоритм программирования микросхемы приведен на Рис. 2. После подачи командной последовательности программирования байта необходима проверка наличия статуса операции программирования. Статус операции программирования проверяется путем опроса статусных бит D7 или D6. Для получения более подробной информации об этих статусных битах смотрите раздел «Статус операции программирования». В случае отсутствия статуса операции программирования, необходимо осуществить сброс микросхемы и повторить командную последовательность программирования байта.

Допускается не проводить проверку статуса операции программирования. В этом случае необходимо после подачи командной последовательности программирования байта выдержать паузу не менее максимального времени программирования байта t_{CYP_BYT}, после чего осуществить проверку записи данных путем чтения запрограммированного адреса. В зависимости от содержимого ячейки возможны следующие дальнейшие действия

- содержимое ячейки соответствует записываемой информации, необходимо перейти к записи следующего адреса или закончить процедуру программирования;

- ячейка оказалась незапрограммированной (содержимое равно 1111 1111), необходимо осуществить сброс микросхемы и повторить операцию программирования байта;

- ячейка содержит информацию несоответствующую записываемой, необходимо осуществить сброс микросхемы, затем произвести процедуру стирания сектора или всего накопителя микросхемы, только после этого возможно вернуться к программированию данного адреса.

Количество повторов операции программирования байта не регламентировано и определяется пользователем.

После завершения внутреннего алгоритма программирования, устройство возвращается в режим чтения массива данных и адрес больше не защелкивается.

Любая команда, записанная в устройство в течение внутреннего алгоритма программирования, игнорируется. Только аппаратный сброс сразу прерывает операцию программирования. Командная последовательность программирования байта должна быть переинициализирована, если устройство было сброшено, чтобы данные были корректно запрограммированы.

Программирование может осуществляться в любой последовательности в любой сектор по любому адресу. Биты не могут быть запрограммированы обратно из «нуля» в «единицу». Попытка сделать это может прекратить операцию и установить бит D5 в «единицу» или быть причиной того, что алгоритм последовательного опроса данных завершиться успешно. Однако чтение покажет, что данные всё ещё в «нуле». Только операция стирания может конвертировать биты из «нуля» в «единицу».

Командная последовательность режима «Unlock Bypass»

Режим «Unlock Bypass» позволяет системе программировать байты в устройство быстрее, чем при использовании стандартных последовательностей программирования. Режим «Unlock Bypass» инициируется с помощью двух циклов разблокирования и цикла разблокирования команды «bypass», 20h. После входа в этот режим, достаточно командной последовательности из двух циклов для программирования байта. Первый цикл этой последовательности содержит команду разблокирования «bypass» программирования, A0h. Второй цикл содержит адрес и программируемые данные. Последующие данные программируются подобным методом за два цикла. Этот метод обходится без двух циклов разблокирования необходимых в стандартной последовательности программирования. В результате общее время программирования меньше. В таблице 5 приведены необходимые циклы для входа в этот режим.

В режиме «Unlock Bypass» разрешены только команды «unlock bypass program» (программирование при разблокированном обходном регистре) и «unlock bypass reset» (сброс при разблокированном обходном регистре). Для выхода из режима «Unlock Bypass» системе необходимо выдать командную последовательность «unlock bypass reset», состоящую из двух циклов. Первый цикл должен содержать данные 90h, второй цикл данные 00h. После этого устройство возвращается в режим чтения массива данных.

Алгоритм процедуры программирования показан на Рис.2.



Рис.2 Алгоритм процедуры программирования/стирания

Командная последовательность стирания микросхемы

Командная последовательность стирания микросхемы состоит из шести циклов на шине устройства: двух циклов разблокирования, команды «setup», двух дополнительных циклов разблокирования и команды «chip erase», которая запускает внутренний алгоритм стирания. Устройству не требуется предварительное программирование перед стиранием. Системе не требуется дополнительно контролировать временные характеристики устройства после запуска внутреннего алгоритма стирания. В таблице 5 приведены необходимые циклы для входа в этот режим.

Любая команда, записанная в устройство во время работы внутреннего алгоритма стирания, игнорируется. Аппаратный сброс во время операции стирания немедленно прекращает операцию. После этого командная последовательность стирания микросхемы должна быть переинициализирована для корректного стирания микросхемы.

Система должна определить статус операции стирания с помощью бит статуса D7, D6 или D2. Для получения более подробной информации об этих статусных битах смотрите раздел «Статус операции программирования». После завершения внутреннего алгоритма стирания, устройство возвращается в режим чтения массива данных и адрес больше не защелкивается.

Алгоритм процедуры стирания показан на Рис.2.

Командная последовательность стирания сектора

Командная последовательность стирания сектора состоит из шести циклов на шине устройства: двух циклов разблокирования, команды «setup», двух дополнительных циклов разблокирования, адреса стираемого сектора и команды «sector erase». В таблице 5 приведены необходимые циклы для входа в этот режим.

Устройству не требуется предварительное программирование перед стиранием. Системе не требуется дополнительно контролировать временные характеристики устройства после запуска внутреннего алгоритма стирания.

После записи командной последовательности стирания сектора начинается отсчёт времени ожидания 50 мкс. В течение времени ожидания дополнительные адреса секторов и команды «sector erase» могут быть записаны. Загрузка буфера стираемых секторов может происходить в любой последовательности и количество секторов может быть от одного до восьми.

Время между этими дополнительными циклами должно быть менее 50 мкс, иначе последние адрес и команда не будут приняты и начнется стирание. Поэтому необходимо, чтобы все прерывания процессора были отключены в течение этого времени, что гарантирует принятие всех команд. Прерывания могут быть разрешены после последней команды «sector erase». Если время дополнительных команд «sector erase» меньше чем 50 мкс, то системе не требуется отслеживать статусный бит D3. Любые команды за исключением «sector erase» или «erase suspend» в течение времени ожидания сбрасывают устройство в режим чтения массива данных. Система должна перезаписывать командную последовательность и любые дополнительные адреса секторов и команды.

Система может отслеживать статусный бит D3, чтобы определить окончание времени ожидания 50 мкс. Время ожидания начинается от последнего положительного фронта nWE в командной последовательности.

Если операция стирания сектора начата, то все команды игнорируются кроме команды «erase suspend». Аппаратный сброс во время операции стирания сектора немедленно прекращает операцию. После этого командная последовательность стирания сектора должна быть переинициализирована для корректного стирания сектора.

После завершения внутреннего алгоритма стирания, устройство возвращается в режим чтения массива данных и адрес больше не защелкивается. Система должна определить статус операции стирания с помощью бит статуса D7, D6 или D2. Для получения более подробной информации об этих статусных битах смотрите раздел «Статус операции программирования».

Алгоритм процедуры стирания показан на Рис.2.

Команды «erase suspend/resume» (приостановить/возобновить стирание)

Команда «erase suspend» позволяет системе прервать стирание сектора и прочитать или записать данные в любой сектор, не выбранный для стирания. Эта команда допустима только во время операции стирания сектора, включая время ожидания 50 мкс. Эта команда игнорируется, если записывается во время операции стирания микросхемы или при выполнении внутреннего алгоритма программирования.

Если команда «erase suspend» записывается во время стирания сектора, то устройству требуется максимум 20 мкс, чтобы приостановить операцию стирания. Однако запись команды «erase suspend» во время ожидания 50 мкс немедленно прерывает время ожидания и откладывает операцию стирания. Адрес не имеет значения при записи команды «erase suspend». После того как операция стирания была приостановлена система может читать или писать данные в любой сектор не выбранный для стирания. Чтение по любому адресу внутри стираемого сектора обеспечивает выставление статусных бит на шину D7-D0. Система может использовать D7 или D6 и D2 совместно, чтобы определить стирается сектор или его стирание приостановлено. Для получения дополнительной информации об этих битах смотрите раздел «Статус операции программирования».

После завершения операции программирования в режиме «Suspend» система может вновь прочитать данные внутри не выбранных для стирания секторов. Система должна определить статус операции программирования, используя статусные биты D7 или D6, также как и при стандартной операции программирования. Для получения дополнительной информации смотрите раздел «Статус операции программирования».

Система может записать команду «erase resume» (адресные биты не важны), чтобы выйти из режима «Suspend» и продолжить операцию стирания. В дальнейшем запись команды «erase resume» игнорируется. Другая команда «erase suspend» может быть записана после того как устройство возобновит стирание сектора.

Статус операции программирования

Устройство выдаёт несколько бит для определения статуса операции записи: D2, D3, D5, D6 и D7. В таблице 6 и следующих подразделах описываются функции этих бит. С помощью бит D6 и D7 предлагаются методы определения статуса операций программирования и стирания. Рассмотрим эти биты.

Опрашиваемый бит D7

Опрашиваемый бит D7 показывает хост системе статус выполнения внутреннего алгоритма (в прогрессе или завершён). Опрос этого бита правомерен после последнего положительного фронта на nWE в командной последовательности программирования или стирания.

Во время выполнения внутреннего алгоритма программирования, устройство выводит на D7 инверсную величину по отношению к программируемым данным. Статусный бит также доступен при программировании в режиме «Erase Suspend». После завершения внутреннего алгоритма программирования, устройство выводит на этот вывод программируемые данные. Система должна выдавать правильный адрес программирования, чтобы прочитать информацию о статусном бите. Если адрес программирования находится в диапазоне защищённого сектора, то бит статуса выводится на D7 на время 2 мкс, а затем устройство возвращается в режим чтения массива данных.

Во время внутреннего алгоритма стирания на вывод D7 выводится значение «нуля». Когда внутренний алгоритм стирания завершён или устройство входит в режим «Erase Suspend», то на D7 выводится «единица». Это аналогично инверсному выводу данных, описанному в алгоритме программирования данных. Функция стирания меняет все биты в секторе в «единицу», поэтому перед этим устройство выводит инверсные по отношению к «единице» данные или «ноль». Система должна выдавать адрес внутри любого сектора из выбранных для стирания, чтобы прочитать правильную статусную информацию на D7.

После того как записана командная последовательность стирания и все сектора защищены от стирания, бит статуса выводится на D7 на время 70 мкс, а затем устройство возвращается в режим чтения массива данных. Если не все сектора защищены, то внутренний алгоритм стирает все незащищённые сектора и игнорирует выбранные для стирания защищённые.

Если система определяет смену на D7 с инверсного на правильный, то это означает что данные на D7-D0 правильные, так как данные могут меняться асинхронно если nOE установлен в «ноль».

В таблице 6 показаны состояния выхода D7 в различных режимах. На Рис. 3 приведена блок схема алгоритма опроса статусного бита.

Биты статуса устройства

Таблица 6

Операция		D7	D6	D5	D3	D2
Стандартный режим	Алгоритм программирования	Инверсия D7	Переключает-ся	0	нет	Не переключается
	Алгоритм стирания	0	Переключает-ся	0	1	Переключается
«Erase Suspend» режим	Чтение в пределах стираемого сектора	1	не переключается	0	нет	Переключается
	Чтение в пределах не стираемых секторов	Данные	Данные	Данные	Данные	Данные
	Алгоритм программирования	Инверсия D7	Переключаетс я	0	нет	нет



Рис.3 Алгоритм опроса статусного бита

Переключающийся бит 1 на D6

Переключающийся бит 1 показывает статус внутреннего алгоритма стирания или записи, а также находится устройство в режиме «Erase Suspend» или нет. Этот бит может быть прочитан по любому адресу и правомерен после последнего переднего фронта сигнала nWE в командной последовательности (перед операцией программирования или стирания) и во время паузы ожидания при стирании сектора.

Во время внутреннего алгоритма программирования или стирания, цикл чтения по любому адресу изменяет значение статусного бита D6 на инверсное. Система может использовать любой из сигналов nCE или nOE для управления циклами чтения. По завершению операции, переключения на D6 останавливаются.

Если записана командная последовательность стирания и все выбранные для стирания сектора защищены, то D6 переключается в течение 70 мкс, а затем устройство переходит в режим чтения массива данных. Если не все выбранные для стирания сектора защищены, то внутренний алгоритм стирания стирает незащищённые сектора, а защищённые игнорирует.

Используя совместно статусные биты D6 и D2, система должна определить, стирается ли сектор или стирание приостановлено и устройство находится в режиме «Erase Suspend». Если устройство стирает сектор (выполняется внутренний алгоритм стирания), то D6 переключается. Если устройство входит в режим «Erase Suspend», то переключения бита D6 останавливаются. Однако система может использовать бит D2, чтобы определить стирается сектор или его стирание приостановлено. В качестве альтернативы система может использовать бит D7 (смотри предыдущий подраздел).

Если адрес программируемой ячейки находится в диапазоне защищённого сектора, то D6 переключается в течение 2 мкс после записи командной последовательности программирования, а затем устройство возвращается в режим чтения массива данных.

Бит D6 также переключается при программировании в режиме «Erase Suspend», а после завершения работы внутреннего алгоритма программирования переключения останавливаются.

В таблице 6 показаны состояния выхода D6 в различных режимах. На Рис. 4 приведена блок схема алгоритма опроса переключающегося бита.



Рис.4 Алгоритм опроса переключающегося бита

Переключающийся бит 2 на D2

Переключающийся бит 2 совместно с D6 используется для определения, стирается сектор (выполняется внутренний алгоритм стирания) или его стирание приостановлено. Этот бит правомерен только после последнего положительного фронта сигнала nWE в командной последовательности. Бит D2 переключается, когда система читает по адресам секторов выбранных для стирания. Система может использовать сигналы nOE или nCE для управления циклами чтения. С помощью бита D2 нельзя определить стирается сектор или его стирание приостановлено. Для сравнения с помощью бита D6 можно определить стирается сектор или его стирание приостановлено, но нельзя определить какой сектор выбран для стирания. Оба бита требуются, чтобы получить полноценную информацию о секторе. Для получения дополнительной информации о различиях этих бит смотрите таблицу 6. На Рис.4 приведена блок-схема алгоритма опроса переключающегося бита. На Рис.16 показано различие между статусными битами D2 и D6.

Чтение переключающихся бит D6/D2

При чтении переключающихся бит статуса, система должна прочитать D7-D0 дважды, чтобы определить изменяется ли бит статуса или нет. Обычно после первого чтения система сохраняет значение переключающегося бита. После второго чтения система сравнивает новое значение статусного бита с первым прочитанным. Если статусный бит не меняется, то система завершила операцию программирования или стирания. Система может прочитать данные с D7- D0 на следующем цикле чтения.

Однако, если после двух циклов чтения, система определила, что статусный бит изменяется, то системе необходимо прочитать значение бита D5. Если этот бит установлен в «единицу», то системе необходимо ещё раз определить переключается статусный бит или нет, так как переключения могли завершиться. Если бит статуса больше не переключается, то операция стирания или программирования успешно завершена. Если переключающийся бит всё ещё изменяется, то операция не была успешно завершена и система должна записать команду сброса для возврата устройства в режим чтения массива данных.

По похожему алгоритму система должна продолжать опрос и отслеживание переключающегося бита, если D2 или D6 переключаются и D5 не установлен в «единицу». В качестве альтернативы, система может выполнять другие свои задачи, а по их завершению определить статус операции.

Бит превышения времени операции D5

Бит D5 позволяет определить, превысила ли операция программирования или стирания отведённый для неё интервал времени. При превышении отведённого на операцию времени бит D5 устанавливается в «единицу». Эта ошибочная ситуация показывает, что операция программирования или стирания не была завершена успешно.

Такая ошибка может возникать если система попытается запрограммировать «единицы» в ячейку, где ранее были запрограммированы «нули**». Только операция стирания может изменить содержимое ячейки из «нуля» в «единицу».** При таких условиях устройство останавливает операцию и, когда время операции превысит допустимое, устанавливается бит D5 в «единицу».

При возникновении таких ситуаций система должна выдать команду сброса, чтобы перевести устройство в режим чтения массива данных.

Таймер паузы при стирании сектора D3

После записи командной последовательности стирания сектора, система может прочитать бит D3, чтобы определить началась операция стирания или нет (этот бит не применим при стирании всей микросхемы). Если выбираются дополнительные сектора для стирания, то время ожидания повторяется после каждой дополнительной команды стирания сектора. Когда время ожидания завершено, бит D3 переключается из «нуля» в «единицу». Если время между дополнительными командами стирания сектора меньше 50 мкс, то система может не отслеживать состояние бита D3.

После того как система записала командную последовательность стирания сектора, необходимо прочитать состояние статусных бит D7 или D6, чтобы определить приняло ли устройство команду, а затем читать D3. Если D3 в «единице», то внутренний цикл программирования начался. Все другие команды, за исключением «erase suspend», игнорируются, пока операция стирания не завершится. Если D3 в «нуле», то устройство может принимать дополнительные команды стирания сектора. Чтобы быть уверенным, что команда принята, система должна проверять состояние D3, перед каждой следующей командной последовательностью стирания сектора. Если при повторной проверке D3 в «единице», то последняя командная последовательность может быть не принята. В таблице 5 показаны состояния выхода D3 в различных режимах.

Режим последовательного интерфейса FLASH

Структурная схема последовательного канала приведена на Рис.5.



Рис.5 Структурная схема последовательного канала

Примечание - Для входа в последовательный режим работы STROBE=1 должен быть зафиксирован по переднему фронту TCK. Для выхода из последовательного режима необходимо произвести сброс с помощью сигнала MRST=0.

Через последовательный интерфейс возможно выполнение следующих операций: стирания, записи и чтения памяти, и стирания битов защиты. Операции стирания памяти и стирания битов защиты могут быть выполнены одновременно над всем блоком объемом 1 Мбит. Операции записи и чтения памяти могут выполняться непосредственно с каждой 8-ми разрядной или 16-ти разрядной ячейкой памяти (разрядность памяти выбирается в команде). При стирании ячейки памяти принимают значение равное единице. При выполнении операции записи производится запись нулей.

Для инициирования стирания или записи необходимо передать командные последовательности (см. таблицу 7), состоящие из нескольких циклов.

Командные последовательности

Таблица 7

Командные последовательности	Циклы	Циклы на шине											
		Первый		Второй		Третий		Четвёртый		Пятый		Шестой	
		Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data
Program	4	555	AA	AAA	55	555	A0	PA	PD				
Main block Erase	6	555	AA	AAA	55	555	80	555	AA	AAA	55	555	10
NVR block Erase	6	555	AA	AAA	55	555	80	555	AA	AAA	55	000	50

Примечание
PD – данные, программируемые в ячейку памяти PA.

Таблица истинности последовательного режима

Таблица 8

Стартовый символ [1:0]	Режим работы
00	Полный цикл
01	Командный цикл
10	Цикл чтения
11	Повтор цикла

Режим полного цикла



Рис.6 Режим полного цикла

Режим полного цикла может быть только четвёртым при программировании данных или шестым при стирании памяти.

Данный режим инициируется стартовым символом 00, далее последовательно передаются адрес записываемой ячейки памяти или адрес стирания и записываемые данные или соответствующий код стирания (10h или 50h). После этого вывод TDI переключается на выход и на него выводится состояние сигнала BUSY (занятости). В случае инициирования внутреннего алгоритма программирования или стирания этот сигнал переключается в «ноль» через 3 импульса TCK, а по завершению операции переключается в «единицу». Синхросигнал TCK необходимо подавать постоянно до окончания операции (для режима программирования TCK=5 МГц, для режима стирания TCK=2 МГц). Для гарантированного считывания сигнала BUSY необходимо производить не менее 4-х последовательных выборок с объединением результата по «И».

Команды, адрес и данные передаются младшими разрядами вперёд. В случае 8-ми разрядных данных адрес передаётся 17-ти разрядный, в случае 16-ти разрядных данных адрес передаётся 16-ти разрядный. Данные также передаются соответственно 8-ми или 16-ти разрядные. Следует также учитывать одну особенность при стирании: если необходимо записать по адресу 555h код стирания 10h, но в 8-ми разрядном режиме адрес 17-ти разрядный и его нужно сдвинуть влево на разряд, так как младший разряд в данном случае не используется, т.е. записывать по адресу AAAh код стирания 10h. В случае записи 16-ти разрядных данных: младший байт берется из таблицы, а старший байт имеет нулевое значение.

Далее приведены коды команд для разных схем памяти:

Команда для памяти 4 Мбит (1636РР1):

MSB												LSB
CEB4	NVRB4	CEB3	NVRB3	CEB2	NVRB2	CEB1	NVRB1	OEB	WEB	TMEN	BYTEB	VREAD

CEB4 – сигнал разрешения для 4-го блока основной страницы флэш–памяти;
NVRB4 – сигнал разрешения для 4-го блока, содержащего бит защиты флэш–памяти;
CEB3 – сигнал разрешения для 3-го блока основной страницы флэш–памяти;
NVRB3 – сигнал разрешения для 3-го блока, содержащего бит защиты флэш–памяти;
CEB2 – сигнал разрешения для 2-го блока основной страницы флэш–памяти;
NVRB2 – сигнал разрешения для 2-го блока, содержащего бит защиты флэш–памяти;
CEB1 – сигнал разрешения для 1-го блока основной страницы флэш–памяти;
NVRB1 – сигнал разрешения для 1-го блока, содержащего бит защиты флэш–памяти;
OEB – сигнал разрешения вывода для всех блоков флэш–памяти;
WEB – сигнал разрешения записи (или стирания памяти и битов защиты) для всех блоков флэш–памяти;
TMEN – должен быть в нуле;
BYTEB – выбирает разрядность памяти 1–16 разрядов, 0 – 8 разрядов;
VREAD – должен быть в нуле.

Активный уровень сигналов CEBx, NVRBx, OEB, WEB – «логический ноль».

Память состоит из 4 блоков размером по 1 Мбит. Каждый блок выбирается соответствующим сигналом разрешения памяти CEBx, биты защиты для каждого блока хранятся отдельно и доступ к ним осуществляется с помощью сигналов разрешения NVRBx.

Команда для памяти 16 Мбит (1636РР2):

MSB										LSB
Num3	Num2	Num1	Num0	CEB	NVRB	OEB	WEB	TMEN	BYTEB	VREAD

Num[3:0] = b’0000 – для операций чтения: выбор блока 1; для операций стирания/записи: выбраны блоки 1, 3, 5, 7, 9, 11, 13, 15
Num[3:0] = b’1111 – для операций чтения: выбор блока 16; для операций стирания/записи: выбраны блоки 2, 4, 6, 8, 10, 12, 14, 16

Num[3:0] = b'0001 – b'1110 – выбор любого блока независимо 2–15 (1 и 16 выбрать нельзя).

Память состоит из 16 блоков по 1Мбит. Каждый блок выбирается комбинацией битов Num как описано выше, блоки 1 и 16 выбрать отдельно можно только для операций чтения, а для операций стирания/записи только в комбинации с другими блоками. В случае выбора нескольких блоков, запись или стирание будет осуществляться одновременно со всеми блоками.

CEB – сигнал разрешения выбранного с помощью Num блока флэш–памяти;
NVRB – сигнал разрешения битов конфигурации выбранного с помощью Num блока флэш–памяти;
OEB – сигнал разрешения вывода для всех блоков флэш–памяти;
WEB – сигнал разрешения записи (или стирания памяти и битов защиты) для всех блоков флэш–памяти;
TMEN– должен быть в нуле;
BYTEB – выбирает разрядность памяти 1– 16 разрядов, 0 – 8 разрядов;
VREAD – должен быть в нуле.

Активный уровень сигналов CEBx, NVRBx, OEB, WEB – «логический ноль».

Режим командного цикла



Рис.7 Режим командного цикла

Данный цикл может быть только первым, вторым, третьим при программировании данных и любым при стирании кристалла.

Данный режим инициируется стартовым символом 01, также как и в полном цикле затем следует команда, адрес и данные. Отличие состоит в том, что в этом режиме адрес фиксирован и всегда 12 разрядный, данные также фиксированы и всегда 8 разрядные. Для выполнения данного цикла, после его передачи необходимо подать не менее 3-х дополнительных импульсов TCK.

Режим цикла чтения



Рис.8 Режим цикла чтения

Данный режим инициируется стартовым символом 10, далее последовательно через вывод TDI передаются команда и адрес, затем вывод TDI

переключается на выход и выводится содержимое сигнала занятости BUSY, который сигнализирует, наличие неоконченной операции программирования или стирания. Если BUSY в «единице», то далее младшими разрядами вперёд выдвигаются данные соответствующей разрядности. Адрес 17-ти разрядный для 8-ми разрядного режима данных, и 16-ти разрядный для 16-ти разрядного режима данных.

Повтор цикла чтения



Рис.9 Повтор цикла чтения

Если предыдущий режим цикл чтения и текущий стартовый символ 11, то происходит повтор цикла чтения. Данные по адресу равному предыдущему адресу плюс единица выводятся на выход TDI последовательно младшими разрядами вперёд. После этого адрес автоматически инкрементируется и происходит ожидание следующего высокого уровня сигнала STROBE. Если следующий стартовый символ 11, то происходит повтор чтения, а затем инкремент адреса и так далее. Разрядность данных соответствует разрядности данных предыдущего цикла чтения.

Повтор цикла записи



Рис.10 Повтор цикла записи

Если предыдущий режим работы режим полного цикла и текущий стартовый символ 11, то происходит повтор цикла записи данных, записываемых последовательно по линии TDI, по адресу равному предыдущему плюс единица. Затем происходит вывод на выход TDI состояния сигнала занятости BUSY (аналогично режиму полного цикла). После окончания записи адрес автоматически инкрементируется и ожидается следующий высокий уровень сигнала STROBE. Если следующий стартовый символ 11, то происходит повтор

записи, а затем инкремент адреса и так далее. Разрядность данных соответствует разрядности данных предыдущего полного цикла.

Предельно допустимые характеристики микросхемы

Таблица 9

N п/п	Наименование параметра	Обозначение параметра	Предельно-допустимый режим		Предельный режим		Ед-цы измер
			не менее	не более	не менее	не более	
1	Напряжение питания	U_{CC}	3,0	3,6	–	4,0	В
2	Входное напряжение низкого уровня	U_{IL}	0	0,8	минус 0,3	–	В
3	Входное напряжение высокого уровня	U_{IH}	2,0	5,5	–	5,8	В
4	Напряжение низкого уровня, прикладываемое к выходу, в состоянии «Выключено», на выводах D0 – D7	U_{OLZ}	0	–	минус 0,3	–	В
5	Напряжение высокого уровня, прикладываемое к выходу, в состоянии «Выключено», на выводах D0 – D7	U_{OHZ}	–	5,5	–	5,8	В
6	Выходной ток низкого уровня	I_{OL}	–	4,0	–	6,0	мА
7	Выходной ток высокого уровня	I_{OH}	–	минус 2	–	минус 4	мА
8	Время нарастания и спада входных сигналов	t_{LH}, t_{HL}	–	10	–	20	нс
9	Емкость нагрузки	C_L	–	50	–	100	пФ
10	Число циклов записи/стирания данных при: T=85 °C	N_{PR}	100 000	–	–	–	
	при: T=125 °C		10 000	–	–	–	
11	Время хранения информации, лет при: T=85 °C	t_{GS}	25	–	–	–	
	при: T=125 °C		13	–	–	–	

Стойкость к воздействию статического электричества 2 кВ.

Электрические параметры микросхем 1636РР1АУ, К1636РР1АУИ, К1636РР1АУК, 1636РР1БУ, К1636РР1БУИ, К1636РР1БУК

Таблица 10

№ п/п	Наименование параметра	Обозначение параметра	Условия измерения	Норма параметра		Ед-цы измерения
				Мин.	Макс.	
1636РР1АУ, 1636РР1БУ						
1.	Выходное напряжение низкого уровня	U_{OL}	I_{OL} = 4 мА, U_{CC} = 3,0 В	–	0,8	В
2.	Выходное напряжение высокого уровня	U_{OH}	I_{OH} = минус 2 мА, U_{CC} = 3,0 В	2,4	–	В
3.	Ток потребления в режиме хранения	I_{CCS}	$U_{CC} = U_{CE}$ = 3,6 В	-	1	мА
4.	Выходной ток низкого/высокого уровня в состоянии «Выключено»	I_{OZL} I_{OZH}	U_{CC} = 3,6 В T= 25 ^{0}C	–	10	мкА
			U_{CC} = 3,6 В T= 85, минус 60 ^{0}C	–	20	
5.	Динамический ток потребления (режим чтения)	I_{OCC}	U_{CC} = 3,6 В, f = 1/t_{CYR}	–	40	мА
6.	Входной ток низкого/высокого уровня	I_{ILL} I_{ILH}	U_{CC} = 3,6 В, U_{IH} = 5,5В, U_{IL} = 0 В T= 25 ^{0}C	–	1	мА
			U_{CC} = 3,6 В, U_{IH} = 5,5В, U_{IL} = 0 В T= 125, минус 60 ^{0}C	–	10	
7.	Входной ток низкого уровня	I_{ILL1}	U_{CC} = 3,6 В, U_{IL} = 0 В	–	100	мкА
8.	Входной ток высокого уровня	I_{ILH1}	U_{CC} = 3,6 В, U_{IH} = 5,5В, T= 25 ^{0}C	–	1	мкА
			U_{CC} = 3,6 В, U_{IH} = 5,5В, T= 125, минус 60 ^{0}C	–	10	
9.	Входной ток низкого уровня	I_{ILL2}	U_{CC} = 3,6 В, U_{IL} = 0 В, T= 25 ^{0}C	–	1	мкА
			U_{CC} = 3,6 В, U_{IL} = 0 В, T= 125, минус 60 ^{0}C	–	10	
10.	Входной ток высокого уровня	I_{ILH2}	U_{CC} = 3,6 В, U_{IH} = 5,5В	–	100	мкА
11.	Время выборки адреса	$t_{A(A)}$	$C_L \leq$ 50 пФ, U_{CC} = 3,0 В $U_{nOE}=U_{IL}$, $U_{nCE}=U_{IL}$	–	50	нс
12.	Время выборки по сигналу nOE	$t_{A(nOE)}$	$U_{nCE}=U_{IL}$, U_{CC} = 3,0 В	–	50	нс
13.	Время выборки по сигналу TCK	$t_{A(TCK)}$	TCK=U_{IL}, U_{CC} = 3,0 В	–	35	нс
14.	Время стирания микросхемы	$t_{W(ER)}$		350	700	мс
15.	Время программирования микросхемы	t_{CYPR}		52	105	с

№ п/п	Наименование параметра	Обозначение параметра	Условия измерения	Норма параметра		Ед-цы измерения
				Мин.	Макс.	
16.	Время сохранения сигнала nOE относительно окончания сигнала nWE	$t_{V(nWE–nOE)}$		13	–	нс
17.	Время сохранения выходных данных относительно сигналов, nOE, nCE при чтении	$t_{V(nOE–D)}$ $t_{V(nCE –D)}$		0	–	нс
18.	Время сохранения сигнала адреса относительно сигнала nWE	$t_{V(nWE–A)}$		45	–	нс
19.	Время установления входных сигналов данных относительно окончания сигнала nWE	$t_{SU(D–nWE)}$		30	–	нс
20.	Время установления сигнала адреса относительно начала сигнала nWE	$t_{SU(A–nWE L)}$		0	–	нс
21.	Время сохранения сигнала входных данных относительно окончания сигнала nWE	$t_{V(nWE–D)}$		15	–	нс
22.	Время установления сигнала высокого уровня nWE относительно снятия сигнала nOE	$t_{SU(nOE H–nWE)}$	$U_{nOE}=U_{IH}$, $U_{nWE}=U_{IL}$,	0	–	нс
23.	Время установления сигнала nCE относительно начала сигнала nWE	$t_{SU(nCE–nWE)}$		0	–	нс
24.	Время сохранения сигнала адреса относительно сигнала nCE	$t_{V(nCE–A)}$		45	–	нс
25.	Время установления сигнала адреса относительно начала сигнала nCE	$t_{SU(A–nCE L)}$		0	–	нс
26.	Время установления сигнала входных данных относительно окончания сигнала nCE	$t_{SU(D–nCE)}$		30	–	нс
27.	Время сохранения сигнала входных данных относительно окончания сигнала nCE при записи	$t_{V(nCE–D)}$		15	–	нс
28.	Время удержания сигнала nCE относительно сигнала nWE, нс	$t_{H(nWE-nCE)}$		0	–	нс
29.	Время установления сигнала nCE относительно напряжения питания U_{CC}	$t_{SU(Ucc–nCE)}$		150	–	мкс
30.	Время установления сигнала nCE относительно окончания сигнала nOE, нс	$t_{SU(nOE-nCE)}$	$U_{nOE}=U_{IH}$, $U_{nCE}=U_{IL}$	0	–	нс
31.	Время установления сигнала nWE относительно начала сигнала nCE	$t_{SU(nWE–nCE)}$		0	–	нс
32.	Время сохранения сигнала nCE относительно сигнала nWE,нс	$t_{V(nCE–nWE)}$		0	–	нс

№ п/п	Наименование параметра	Обозначение параметра	Условия измерения	Норма параметра		Ед-цы измерения
				Мин.	Макс.	
33.	Время задержки распространения данных при переходе выхода из состояния низкого (высокого) уровня в состояние «Выключено» по сигналу nCE	$t_{PLZ(nCE-D)}$ $t_{PHZ(nCE-D)}$	U_{CC}= 3,0 В, C_L= 5 пФ	–	16	нс
34.	Время задержки распространения данных при переходе выхода из состояния низкого (высокого) уровня в состояние «Выключено» по сигналу nOE	$t_{PLZ(nOE-D)}$ $t_{PHZ(nOE-D)}$	U_{CC}= 3,0 В, C_L= 5 пФ	–	16	нс
35.	Время операции стирания сектора	$t_{W(ER_S)}$		110	220	мс
36.	Время операции программирования байта	t_{CYP_BYT}		–	200	мкс
37.	Время входа в режим защиты	$t_{SUnOE–PR)}$ $t_{SU(A9–PR)}$		4	–	мкс
38.	Длительность сигнала nWE в режиме защиты сектора	$t_{W(nWE–PR)}$		100	–	мкс
39.	Длительность сигнала nWE при снятии режима защиты сектора, мс	$t_{W(PR–nWE)}$*		5	–	мс
40.	Время установления входного сигнала последовательных данных относительно синхросигнала разрешения записи TCK	$t_{SU(D–TCK)}$		5	–	нс
41.	Время сохранения сигнала входного последовательных данных относительно синхросигнала разрешения записи TCK	$t_{V(TCK–D)}$		0	–	нс
42.	Период следования импульсов тактовых сигналов на входе TCK при программировании	$T_{C(WR)}$		0,14	0,24	мкс
43.	Период следования импульсов тактовых сигналов на входе TCK при стирании	$T_{C(ER)}$		0,38	0,64	мкс
1636РР1АУ						
44.	Время выборки по сигналу nCE	$t_{A(nCE)}$	$C_L \leq 50$ пФ, U_{CC} = 3,0 В, $U_{nOE}=U_{IL}$	–	60	нс
45.	Время цикла записи информации	t_{CYW}		60	–	нс
46.	Время цикла считывания информации	t_{CYR}	$C_L \leq 50$ пФ*, U_{CC} = 3,0 В	60	–	нс
47.	Длительность сигнала низкого уровня nCE	$t_{W(nCE\ L)}$		30	–	нс
48.	Длительность сигнала высокого уровня nCE	$t_{W(nCE\ H)}$		30	–	нс
49.	Длительность сигнала низкого уровня nWE	$t_{W(nWE\ L)}$		30	–	нс

№ п/п	Наименование параметра	Обозначение параметра	Условия измерения	Норма параметра		Ед-цы измерения
				Мин.	Макс.	
50.	Длительность сигнала высокого уровня nWE	$t_{W(nWE\ H)}$		30	–	нс
1636РР1БУ						
51.	Время выборки по сигналу nCE	$t_{A(nCE)}$	$C_L \leq 50$ пФ, U_{CC} = 3,0 В, $U_{nOE}=U_{IL}$	–	65	нс
52.	Время цикла записи информации	t_{CYW}		65	–	нс
53.	Время цикла считывания информации	t_{CYR}	$C_L \leq 50$ пФ, U_{CC} = 3,0 В	65	–	нс
54.	Длительность сигнала низкого уровня nCE	$t_{W(nCE\ L)}$		30	–	нс
55.	Длительность сигнала высокого уровня nCE	$t_{W(nCE\ H)}$		35	–	нс
56.	Длительность сигнала низкого уровня nWE	$t_{W(nWE\ L)}$		30	–	нс
57.	Длительность сигнала высокого уровня nWE	$t_{W(nWE\ H)}$		35	–	нс

Электрические параметры микросхем 1636РР1Н4 и К1636РР1УН4 (бескорпусное исполнение)

Таблица 11

№ п/п	Наименование параметра	Обозначение параметра	Условия измерения	Норма параметра		Ед-цы измерения
				Мин.	Макс.	
1.	Ток потребления в режиме хранения	I_{CCS}	$U_{CC} = U_{nCE}$ = 3,6 В	–	0,9	мА
2.	Функциональный контроль	–	U_{CC} = 3,0 В, f =1 МГц	–	–	–

Примечание.

Параметры микросхемы в бескорпусном исполнении контролируются на неразделенной пластине при 25 °С.

Временные диаграммы циклов чтения и записи



Рис.11 Временная диаграмма цикла чтения 1. $U_{nOE}= U_{nCE}=U_{IL}$, $U_{nWE}=U_{IH}$



Рис.12 Временная диаграмма цикла чтения 2.
Управление по nOE. $U_{nWE}=U_{IH.}$ Сигналы на выводах TDI, TCK, STROBE в состоянии логического «0», MRST логической «1»



Рис.13 Временная диаграмма цикла записи 1.
Управление по nWE. $U_{nOE}=U_{IH}$ на протяжении цикла записи



Рис.14 Временная диаграмма цикла записи/стирания 2.
Управление по nCE. $U_{nOE}=U_{IH}$



Рис.15 Временная диаграмма цикла установки/снятия защиты



Рис.16 Временная диаграмма переключения статусных бит.
Система может использовать nCE или nOE для переключения D2 и D6.
D2 переключается только при чтении по адресу внутри стираемого сектора



Рис.17 Временная диаграмма записи/чтения последовательного канала.
STROBE=1 – последовательный канал;
MRST – параллельный канал

Типовые зависимости



Рис.18 Зависимость тока потребления в режиме хранения, от напряжения питания



Рис.19 Зависимость тока потребления в режиме хранения, от входного напряжения высокого уровня при:U_{CC}=3,3 В, U_{IL}=0,8 В, f= 25 МГц, T=25 °C



Рис.20 Зависимость тока потребления в режиме хранения, от входного напряжения низкого уровня
при:U_{CC}=3,3 В, U_{IH}=2,2 В, f= 25 МГц, T=25 °C



Рис.21 Зависимость выходного напряжения низкого уровня от напряжения питания
при I_{OL}= 6 мА



Рис.22 Зависимость выходного напряжения высокого уровня от напряжения питания
при: I_{OH}= минус 4 мА



Рис.23 Зависимость динамического тока потребления от температуры
при: U_{CC}= 3,3 В, t_{CYR}=120 нс



Рис.24 Зависимость динамического тока потребления от времени цикла считывания информации при U_{CC}= 3,3 В и Т=25 °С



Рис.25 Зависимость динамического тока потребления от напряжения питания при Т= минус 60 °С



Рис.26 Зависимость времени выборки адреса, $t_{A(A)}$, времени выборки по сигналу nCE, $t_{A(nCE)}$, времени выборки по сигналу nOE, $t_{A(nOE)}$, от напряжения питания, при Т= 125 °С



Рис.27 Зависимость времени выборки адреса, $t_{A(A)}$, времени выборки по сигналу nCE, $t_{A(nCE)}$, времени выборки по сигналу nOE, $t_{A(nOE)}$, от температуры при U_{CC}= 3,0 В

Габаритный чертеж микросхемы



Рис.28 Габаритный чертеж микросхемы в корпусе Н14.42-1В



Рис.29 Кристалл (бескорпусное исполнение)

Примечание

1 Номера контактным площадкам (кроме первой) присвоены условно;
2 М – маркировка кристалла 4М.

Информация для заказа

Обозначение	Маркировка	Тип корпуса	Температурный диапазон
1636РР1АУ	1636РР1У	Н14.42-1В	минус 60 – 125 °С
К1636РР1АУИ	К1636РР1У	Н14.42-1В	минус 45 – 125 °С
К1636РР1АУК	К1636РР1У•	Н14.42-1В	0 – 70 °С
1636РР1БУ	1636РР1У-65	Н14.42-1В	минус 60 – 125 °С
К1636РР1БУИ	К1636РР1У-65	Н14.42-1В	минус 45 – 125 °С
К1636РР1БУК	К1636РР1У-65•	Н14.42-1В	0 – 70 °С

Примечание:

Микросхемы в бескорпусном исполнении поставляются в виде отдельных кристаллов, получаемых разделением пластины. Микросхемы поставляются в таре (кейсах) без потери ориентации. Маркировка микросхемы – 1636РР1Н4 или К1636РР1Н4, наносится на тару.

Микросхемы с приемкой «ВП» маркируются ромбом.

Микросхемы с приемкой «ОТК» маркируются буквой «К».

Лист регистрации изменений

№ п/п	Дата	Версия	Краткое содержание изменения	№№ изменяемых листов
1	14.12.2009	2.2	Таблицы 9, 10 приведены в соответствии с ТУ; Введен лист регистрации изменений	22 – 25
2	13.01.2010	2.3	Изменены значения электрических параметров $t_{A(CE)}$ и t_{CYR} для К1636РР1У(А)	23
3	28.03.2010	2.4	Корректировка на основании планового пересмотра документации	–
4	27.04.2010	2.5	Замена логотипа	1
5	15.03.2011	2.6	Дополнение временной диаграммы (рис.15)	28
6	04.10.2011	2.7	Уточнение наименования микросхем	по тексту
7	07.02.2012	2.8.0	Введение микросхемы в бескорпусном исполнении	1, 2, 3, 33, 34, 35, 36
8	04.05.2012	2.8.1	Введение функционального контроля кристалла	29
9	23.12.2012	2.8.2	Исправлена ошибка в наименовании м/сх	1
10	10.01.2013	2.8.3	Приведено в соответствие с пересмотренными ТУ и РЭ	по тексту
11	06.03.2014	2.8.4	Введены в заголовок, колонтитул и наименование таблицы 10 типономиналы К1636РР1АУК, К1636РР1БУК	по тексту
12	07.05.2014	2.8.5	1. Введен в заголовок, колонтитул типономинал 1636РР1Н4. 2. Исправлена маркировка кристалла на рисунке.	по тексту 37
13	16.12.2014	2.9.0	В таблице 1 исправлено функциональное назначение выводов 38, 39	2
14	04.03.2015	2.10.0	В таблице 1 исправлено функциональное назначение вывода 32	2
15	05.03.2015	2.10.1	Исправлена нумерация вывода на габаритном чертеже (рисунок 28)	37